선입력 우선(인터록) 논리회로 논리식·타임차트
자기유지 OR 게이트와 상호 인터록(NOT 귀환), D 리셋을 가진 3출력 논리회로의 L1·L2·L3 논리식과 t1~t8 타임차트
검증중 2026. 10. 22. 기준 2027년부터 1차 이동 (추정)
확인 중: 그림의 배선을 'D는 NOT을 거쳐 세 AND에 공통, 각 출력은 NOT을 거쳐 다른 두 AND에 입력'으로 읽었습니다. 원본 그림과 대조해 주세요.
굵은 글씨(채점 키워드)를 가리고, 누르면 하나씩 보여 줍니다.
문제
물음 2) 논리회로에 관한 다음 물음에 답하시오. (8점)

(1) 출력 L1, L2, L3에 대한 논리식을 각각 작성하시오. (4점)
(2) 다음 타임차트를 완성하시오. (4점)

핵심 키워드
- 자기유지: 입력 + 자기 출력 (OR)
- 인터록: 다른 출력의 NOT을 AND → 먼저 들어온 입력만 동작(선입력 우선)
- D = 리셋: 가 모든 AND에 공통
답안
(1) 논리식
(2) 타임차트
| 구간 | t1~t2 | t2~t3 | t3~t4 | t4~t5 | t5~t6 | t6~t7 | t7~t8 |
|---|---|---|---|---|---|---|---|
| 입력 | A | B | C | D | C | A, B | – |
| L1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| L2 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| L3 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |
- L1: t1에서 켜져 t4까지 자기유지 (B·C 입력은 인터록으로 무시)
- L2: 동작하지 않음
- L3: t5에서 켜져 t8까지 유지 (t6~t7의 A·B는 인터록으로 무시)
근거
- t1: A 입력 → L1 동작, 자기유지. L1의 NOT이 L2·L3 AND를 막는다.
- t4~t5: D 입력 → 으로 모든 출력 해제.
- t5: C 입력 → L3 동작·자기유지, 이후 A·B가 들어와도 L1·L2는 인터록으로 동작하지 않는다.